Дизајнирање секвенцијалних кола помоћу ПЛА

Испробајте Наш Инструмент За Елиминисање Проблема





Главни недостатак комбинационо коло је, не користи меморију за спремање садашњег и претходног стања. Отуда претходно стање улаза нема никаквог утицаја на садашње стање кола. Док секвенцијално коло има меморију, тако да излаз може варирати у зависности од уноса. Ова врста кола користи претходни улаз, излаз, сат и меморијски елемент. Овде меморијски елементи могу бити засун или јапанке. Секвенцијални кругови су дизајнирани различитим методама, на пример коришћењем РОМ-а и преклопа, ПЛА, ЦПЛД (сложени програмибилни логички уређај) , ФПГА (Фиелд Программабле Гате Арраи) . У овом чланку ћемо разговарати само о томе како да дизајнирамо секвенцијално коло помоћу ПЛА.

Блок дијаграм секвенцијалног кола како је приказано доле:




Блок дијаграм секвенцијалног круга

Блок дијаграм секвенцијалног круга

Дизајнирање секвенцијалног круга помоћу ПЛА

Секвенцијални кругови могу се реализовати помоћу ПЛА-а (програмабилних логичких низова) и јапанки. У овом дизајну, додељивање државе може бити важно, јер употреба доброг државног додељивања може смањити потребан број термина производа и, самим тим, смањити потребну величину ПЛА. Термин производа дефинисан као спрега литерала, где је сваки литерал променљива или његова негација.



Хајде да размотримо дизајн претварача кода. Табела стања приказана доле у ​​табели може се остварити коришћењем једног ПЛА и три Папуче као што је приказано испод слике. Ова конфигурација кола је врло слична дизајну заснованом на флип-флопу, осим што је РОМ замењен ПЛА одговарајуће величине. Задатак државе води до табеле истине дате у наставку. Ова табела би се могла чувати у ПЛА-у са четири улаза, 13 термина производа и четири излаза, али ово би нудило мало смањене величине у поређењу са РОМ-ом од 16 речи.

Кс К1 К2 К3Са Д1 Д2 Д3
0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

1 0 0 1

1 0 1 1

0 1 0 0

0 1 0 1

1 1 0 1

0 0 0 0

1 0 0 0

Кс Кс Кс Кс.

0 0 1 0

0 1 0 0

1 1 0 0

1 1 0 1

0 1 1 0

1 0 0 0

Кс Кс Кс Кс.

Кс Кс Кс Кс.

Табела: Табела истине

ПОКЛОН

СТАЊЕ

СЛЕДЕЋА ДРЖАВА

Кс = 0 1

ПОКЛОН

ИЗЛАЗ (З)

ДО ПРЕ НОВЕ ЕРЕ 1 0

Б.

Ц.

Д Е

И Е.

1 0

0 1

Д.

ИС

ХХ

Х М

0 1

1 0

Х.

М.

А А

ДО -

0 1

1 -

Табела: Државна табела

Дизајнирање секвенцијалних кола помоћу ПЛА

Дизајнирање секвенцијалних кола помоћу ПЛА

Улазне излазне једначине изведене од Карнаугх Мап-а

Улазне излазне једначине изведене од Карнаугх Мап-а

Овде, пошто постоји седам држава, потребне су три Д јапанке. Дакле, потребно је ПЛА коло са 4 улаза и 4 излаза. Ако се разматра додељивање стања претварача кода, резултујућа излазна једначина и Д флип-флоп улазне једначине изведене из Карнаугх-а могу се написати следеће једначине


Д1 = К1 + = К2 ”

Д2 = К2 + = К2 ”

Д3 = К3 + = К1 К2 К3 = Кс ”К1 К3” = Кс К1 ”К2”

З = Кс ”К3” + Кс К3

Кс К1 К2 К3 Са Д1 Д2 Д3

- - 0 -

- 1 - -

- 1 1 1

0 1 - 0

1 0 0 -

0 - - 0

Једанаест

0 1 0 0

0 0 1 0

0 0 0 1

0 0 0 1

0 0 0 1

1 0 0 0

1 0 0 0

ПЛА табела која одговара овим једначинама дата је у горњој табели. Ова табела се може реализовати употребом ПЛА са четири улаза, седам термина производа и четири излаза. Да бисмо првобитно верификовали рад горе наведеног дизајна, претпоставимо да су Кс = 0 и К1К2К3 = 000. Ово бира редове - - 0- и 0 - - -0 у табели, па је З = 0 и Д1Д2Д3 = 100. После активне ивице сата, К1К2К3 = 100. Ако је следећи улаз Кс = 1, тада су изабрани редови - - 0 - и - 1- -, па је З = 0 и Д1Д2Д3 = 110. После активне ивице сата, К1К2К3 = 110.

Програмабилни логички низ (ПЛА)

Програмабилни логички низ је програмабилни логички уређај. Генерално се користи за примену комбинационих логичких кола. ПЛА има скуп програмабилних И равни (И низ), који се повезују са скупом програмабилних ИЛИ равни (ИЛИ низ), који се затим могу привремено допунити дајући излаз. Овај распоред омогућава синтезу великог броја логичких функција у збир производа (СОП) канонски облици. Једноставан блок дијаграм ПЛА дат је у наставку.

Блок дијаграм ПЛА

Блок дијаграм ПЛА

Главна разлика између ПЛА и ПАЛ (програмабилна логика низа) је,

ПЛА: Обоје И авион и ИЛИ раван су програмабилни.

ПАЛ: Програмибилна је само равнина АНД, док је ИЛИ равнина фиксна.

За боље разумевање ПЛА, овде разматрамо следећи пример.

Покушајмо да применимо ове функције ф1 и ф2 дате су као

ПЛА функције ф1 и ф2

Улази к1, к2, к3 и њихови одговарајући допуњени сигнали дају се програмабилној равни АНД, тамо ћемо добити излазе равни АНД као П1, П2, П3 назване минтерме. Тада се ови сигнали дају на програмабилну ИЛИ раван да би се произвеле потребне излазне функције ф1 и ф2 (зброј производа). Доња слика описује имплементацију ПЛА на нивоу капије за дату функционалност.

Примена ПЛА

Примена ПЛА

Ово је све о дизајнирању секвенцијалних кругова помоћу ПЛА. Сматрамо да су информације дате у овом чланку корисне за боље разумевање овог концепта. Даље, било каква питања у вези са овим чланком или било каква помоћ у спровођење електричних и електронских пројеката , можете нам се обратити коментаром у одељку за коментаре испод. Ево питања за вас, Шта подразумева секвенцијално коло?