Царри Лоок Ахеад Аддер - Табела кругова, истина и апликације

Испробајте Наш Инструмент За Елиминисање Проблема





Различити типови дигиталних система израђени су од врло мало типова основних мрежних конфигурација као што су АНД капија, НАНД капија, или капија, итд ... Ови основни кругови се изнова користе у различитим тополошким комбинацијама. Поред извођења логике, дигитални системи морају да чувају и бинарне бројеве. За ове меморијске ћелије, такође познате као ФЛИП ФЛОП' су дизајнирани. Да би се извршиле неке функције попут бинарног сабирања. Отуда, за обављање таквих функција, комбинације логичка врата и ФЛИП-ФЛОПс су дизајнирани преко ИЦ са једним чипом. Ови ИЦ-ови чине практичне блокове дигиталних система. Један од таквих градивних блокова који се користи за бинарно сабирање је Царри Лоок-форвард Аддер.

Шта је Царри Лоок-форвард Аддер?

Дигитални рачунар мора да садржи кола која могу изводити рачунске операције као што су сабирање, одузимање, множење и дељење. Међу њима су сабирање и одузимање основне операције, а множење и дељење поновљено сабирање и одузимање.




За извођење ових операција примењују се ’Аддер склопови’ помоћу основних логичких капија. Аддер кола су еволуирали као Полусабирач, Пуна збрајалица, Риппле-царри Аддер и Царри Лоок-форвард Аддер.

Међу овим Царри Лоок-форвард Аддер-ом је и бржи склоп сабирача. Смањује кашњење ширења, које се јавља током додавања, коришћењем сложенијих хардверских кола. Дизајниран је трансформацијом склопа за таласасто ношење Аддера тако да се логика ношења сабирача промени у логику од два нивоа.



4-битни носач за сагледавање унапред

У паралелним сабирачима, излазни пренос сваког пуног сабирача даје се као преносни улаз у следеће стање вишег реда. Стога ови сабирачи не могу произвести износе преноса и збира било ког стања уколико за то стање није доступан унос преноса.

Дакле, да би дошло до израчунавања, коло мора да сачека док се преносни бит не прошири на сва стања. Ово индукује кашњење ширења ношења у кругу.


4-битни-Риппле-Царри-Аддер

4-битни-Риппле-Царри-Аддер

Размотрите горњи склоп са 4-битним таласним носачем. Овде се збир С3 може добити чим се дају улази А3 и Б3. Али пренос Ц3 не може се израчунати док се не примени бит за пренос Ц2, док Ц2 зависи од Ц1. Стога, да би се постигли коначни резултати у стабилном стању, пренос мора да се шири кроз све државе. Ово повећава кашњење ширења ношења кола.

Кашњење ширења сабирача израчунава се као „кашњење ширења сваке капије помножено са бројем степени у кругу“. За израчунавање великог броја битова мора се додати још фаза, што кашњење чини много горим. Стога је за решавање ове ситуације уведен Царри Лоок-форвард Аддер.

Да би се разумело функционисање Царри Лоок-форвард Аддер-а, доле је описан 4-битни Царри Лоок-форвард Аддер.

4-битни дијаграм Царри-Лоок-форвард-Аддер-Логиц-Диаграм

4-битни дијаграм Царри-Лоок-форвард-Аддер-Логиц-Диаграм

У овом сабирачу, улазни пренос у било којој фази сабирача је независан од преносних битова генерисаних у независним фазама. Овде је излаз било које фазе зависан само од битова који су додати у претходним фазама и улазних података пружених у почетној фази. Дакле, коло у било којој фази не мора да чека генерисање преносног бита из претходне фазе и носиви бит се може проценити у било ком тренутку.

Табела истине о ношењу сагледавања

За извођење табеле истинитости овог сабирача уведена су два нова израза - Царри генерирати и носити пропагирање. Носи генерисање Ги = 1 кад год се генерише носећи Ци + 1. Зависи од улаза Аи и Би. Ги је 1 када су и Аи и Би 1. Дакле, Ги се израчунава као Ги = Аи. Би.

Ношење пропагираног Пи повезано је са ширењем ношења од Ци до Ци + 1. Израчунава се као Пи = Аи ⊕ Би. Табела истинитости овог сабирача може се извести из модификовања табеле истине пуног сабирача.

Коришћењем терминала Ги и Пи суми Си и Царри Ци + 1 дати су као доле -

  • Си = Пи ⊕ Ги.
  • Ци + 1 = Ци.Пи + Ги.

Стога се носећи битови Ц1, Ц2, Ц3 и Ц4 могу израчунати као

  • Ц1 = Ц0.П0 + Г0.
  • Ц2 = Ц1.П1 + Г1 = (Ц0.П0 + Г0) .П1 + Г1.
  • Ц3 = Ц2.П2 + Г2 = (Ц1.П1 + Г1) .П2 + Г2.
  • Ц4 = Ц3.П3 + Г3 = Ц0.П0.П1.П2.П3 + П3.П2.П1.Г0 + П3.П2.Г1 + Г2.П3 + Г3.

Из једначина које се носе Ци + 1 може се приметити, зависи само од носивости Ц0, а не од средњих носећих битова.

Носи-гледај-напред-сабирај-табелу истине

Носи-гледај-напред-сабирај-табелу истине

Кружни дијаграм

Горње једначине се примењују помоћу двостепених комбинационих кола заједно са АНД, ОР капијама, где се претпоставља да капије имају више улаза.

Царри-Оутпут-Генератион-Цирцуит-оф-Царри-Лоок-форвард-Аддер

Царри-Оутпут-Генератион-Цирцуит-оф-Царри-Лоок-форвард-Аддер

Картица Царри Лоок-форвард Аддер за 4-бит је дата у наставку.

4-битни-дијаграм круга-погледај-унапред-сабирач-склоп

4-битни-дијаграм круга-погледај-унапред-сабирач-склоп

8-битни и 16-битни склопови Царри Лоок-форвард Аддер могу се пројектовати каскадним 4-битним склопом сабирача са логиком ношења.

Предности Царри Лоок-форвард Аддера

У овом сабирачу кашњење ширења је смањено. Излазни пренос у било којој фази зависи само од почетног преносног бита почетне фазе. Помоћу овог сабирача могуће је израчунати средње резултате. Овај сабирач је најбржи сабирач који се користи за израчунавање.

Апликације

Брзи Царри Лоок-форвард додавачи се користе као имплементирани као ИЦ. Стога је лако уградити сабирач у кола. Комбиновањем два или више сабирача могу се лако извршити прорачуни логичких функција вишег бита. Овде је повећање броја капија такође умерено када се користи за веће битове.

За овај Аддер постоји компромис између површине и брзине. Када се користи за прорачун већих битова, пружа велику брзину, али се такође повећава сложеност кола, повећавајући тако површину коју заузима коло. Овај сабирач се обично примењује као 4-битни модули који се међусобно каскадирају када се користе за веће прорачуне. Овај сабирач је скупљи у поређењу са другим сабирачима.

За логичка израчунавања у рачунарима, збрајачи се редовно користе. Цхарлес Баббаге је применио механизам за предвиђање преносног бита у рачунарима, како би смањио кашњење изазвано таласни носачи носача . Током дизајнирања система, брзина израчунавања је највећи одлучујући фактор за дизајнера. Гералд Б. Росенбергер је 1957. године патентирао модерно додавање бинарних носача. На основу анализе кашњења капија и симулације, спроводе се експерименти за модификовање кола овог сабирача како би било још брже. Колики је кашњење ширења за н-битни сабирач за гледање унапред, када је задато кашњење сваке капије 20?

Имаге Цредит

Ресеарцх Гате